Vivadoプロジェクトの中身を見たところで、ビットストリーム生成の手順に移ります。
成果物として、PS部の設定およびPL部の回路構成情報を含んだファイル(ビットストリーム)が生成されます。
ビットストリームの生成手順
Vivadoプロジェクトを見ると、左側に"Flow Navigator"というウィンドウがあります。
ビットストリーム生成のときは、"Run Synthesis"、"Run Implementation"、"Generate Bitstream"のステップを実行します。
これらのステップを簡単に説明すると、
Synthesis ・・・ 論理合成をします。ブロックデザインやHDL (VerilogやVHDL)で入力したデザインを、実際にFPGAデバイスの中にあるロジック要素に当てはめた回路に変換します。
Implementation ・・・ 論理合成で生成した回路から、FPGA内のどこのロジック要素を使うか、どのように配線するか、決定します。
Generate Bitstream ・・・ Implementationまでで生成された結果から、実際にFPGAに書き込むファイルの形式に変換します。
といったところ。
"Generate Bitstream"をクリックすると、これらのステップを実行します。
しばらくすると、完了します。私の環境では、5分半ほどでした。
規模の大きなデバイス、デザインだと、数時間かかったりします。
"Open Implemented Design"をクリックすると、Impelementationの結果を見ることができます。
下側の"Design Runs"タブで、PL部リソースの使用率を見たりすることができます。
今回のデザインでは、LUT 42.78%、FF 33.72%と、PL部のリソースを結構使っているみたいです。
"Device"タブで拡大してみると、PL部内のロジック要素の物理的な並びと、その使用状況が確認できます。
ハードウェアのエクスポート
次のステップのために、ハードウェアのエクスポートの手順を行います。
この手順で、PS部のソフトを開発するときに必要なハードウェア情報ファイルが指定されたフォルダに作成されます。
まず、File > Export > Export Hardware... を選びます。
"Include bitstream"にチェックを入れておき、"Export to"のところでエクスポート先を選びます。
今回は、リポジトリの中の"sdk"フォルダを選んでおきました。
後でここのフォルダで作業をします。
今回はここまで。
次回は、PS部のソフト開発の手順に行きたいと思います。
